11.27
11.27
1. Pendahuluan[kembali]
Dalam sistem digital, rangkaian penghitung atau counter merupakan komponen penting yang digunakan untuk menghitung pulsa, menyimpan urutan keadaan, atau mengendalikan urutan operasi. Salah satu jenis counter yang banyak digunakan dalam aplikasi khusus adalah synchronous counter dengan urutan sembarang (arbitrary sequence). Rangkaian ini dirancang untuk menghitung dalam pola urutan keadaan tertentu yang tidak mengikuti pola biner biasa, melainkan mengikuti urutan yang telah ditentukan sebelumnya.
Gambar 11.27 memperlihatkan desain dari sebuah synchronous counter dengan urutan sembarang, yang dibentuk oleh tiga buah flip-flop (FF-A, FF-B, dan FF-C) dan sejumlah gerbang logika untuk menentukan input ke masing-masing flip-flop. Semua flip-flop dikendalikan oleh sinyal clock yang sama (Clock-In), sehingga perubahan keadaan terjadi secara serempak (sinkron). Rangkaian ini mampu menghasilkan urutan keadaan yang unik selama satu siklus penuh tanpa ada pengulangan kondisi.
Desain counter seperti ini sangat berguna ketika sistem memerlukan urutan logika tertentu yang tidak bisa dicapai dengan counter biner standar. Akan tetapi, perlu diperhatikan bahwa dalam perancangannya harus dijamin setiap keadaan hanya memiliki satu kemungkinan transisi ke keadaan berikutnya, karena jika satu keadaan memiliki lebih dari satu kemungkinan transisi, maka desain tidak dapat diimplementasikan dengan benar menggunakan rangkaian sinkron sederhana.
2. Tujuan[kembali]
Memahami prinsip kerja counter sinkron dalam menghitung urutan logika digital secara teratur.
-
Mempelajari cara kerja flip-flop JK dalam menyimpan dan mengubah keadaan biner pada rangkaian penghitung.
-
Mengidentifikasi hubungan antara keadaan biner input dengan transisi ke keadaan berikutnya dalam urutan sembarang.
-
Mengetahui penerapan counter arbitrary sequence dalam sistem digital seperti pengendali proses, mesin otomatis, dan state machine.
-
Mengasah keterampilan dalam merancang dan menganalisis rangkaian logika digital, khususnya dalam menyusun tabel transisi dan persamaan logika dari flip-flop.
3. Alat dan Bahan[kembali]
1. Flip-Flop JK (misalnya IC 74LS76)
Flip-flop JK adalah komponen penyimpan satu bit data biner dan menjadi elemen dasar dalam membentuk rangkaian counter. Flip-flop jenis ini memiliki dua input utama, yaitu J dan K, serta input clock dan output Q dan Q̅. Perilaku output-nya ditentukan oleh kombinasi nilai J dan K saat clock aktif, sehingga sangat cocok digunakan dalam rangkaian penghitung.
Dalam perancangan counter sinkron, flip-flop JK memungkinkan pembuatan urutan logika yang bisa dikendalikan secara fleksibel. Misalnya, jika J=1 dan K=1 saat clock aktif, maka output akan toggle (berubah dari 0 ke 1 atau sebaliknya). Hal ini membuatnya ideal untuk digunakan dalam menghitung bit pada setiap level.
Tiga buah flip-flop digunakan untuk membentuk 3-bit counter, yang memungkinkan 8 kemungkinan keadaan (000 hingga 111). Dalam counter urutan sembarang, urutan transisi antar bit ini disesuaikan berdasarkan logika khusus, dan itulah mengapa input J dan K tiap flip-flop perlu dirancang menggunakan logika dari gerbang tambahan.
2. IC Gerbang Logika (AND – 7408, OR – 7432, NOT – 7404)
IC gerbang logika digunakan untuk membentuk ekspresi logika dari input J dan K berdasarkan keadaan saat ini dari flip-flop. Misalnya, kita bisa menyusun logika seperti J = A AND B, atau K = NOT(C), tergantung pada urutan keadaan yang diinginkan dalam counter.
Gerbang AND (7408) menghasilkan output logika 1 hanya jika semua inputnya 1, sedangkan OR (7432) menghasilkan output 1 jika salah satu inputnya bernilai 1. Gerbang NOT (7404) membalik nilai logika input. Kombinasi dari ketiga jenis gerbang ini dapat digunakan untuk membuat fungsi logika kompleks dari tabel keadaan.
Dalam praktiknya, output dari flip-flop (misalnya Q_A, Q_B, Q_C) dikombinasikan menggunakan gerbang logika ini untuk menentukan input J dan K masing-masing flip-flop agar mengikuti urutan transisi yang diinginkan. Oleh karena itu, IC gerbang logika adalah komponen penting dalam membangun kontrol logika pada counter ini.
3. Clock Generator / Push Button
Clock generator adalah sumber pulsa digital yang digunakan untuk mensinkronisasi perubahan keadaan pada semua flip-flop dalam rangkaian. Setiap kali clock menghasilkan satu pulsa naik atau turun (tergantung tipe flip-flop), maka semua flip-flop akan memproses input J dan K-nya secara bersamaan.
Sebagai alternatif clock otomatis, push button bisa digunakan untuk memberikan input clock secara manual. Ini sangat berguna dalam proses pembelajaran atau debugging, karena kita bisa mengamati perubahan keadaan secara perlahan satu per satu setiap kali tombol ditekan.
Dalam counter urutan sembarang, clock memastikan bahwa perubahan kondisi flip-flop terjadi pada waktu yang bersamaan (sinkron), sesuai dengan urutan logika yang dirancang. Jika clock tidak stabil atau tidak ada, maka counter tidak akan bekerja dengan benar.
Spesifikasi:
4. Dasar Teori[kembali]
1. Flip-Flop JK
Flip-flop adalah elemen dasar memori satu bit dalam rangkaian logika sekuensial. JK flip-flop adalah jenis flip-flop yang paling fleksibel karena dapat berfungsi sebagai flip-flop tipe SR, D, maupun T. JK flip-flop memiliki dua input (J dan K) serta satu input clock (CLK). Karakteristik utama dari JK flip-flop adalah:
-
Jika J = 0 dan K = 0 → Tidak ada perubahan (no change).
-
Jika J = 0 dan K = 1 → Output reset (Q = 0).
-
Jika J = 1 dan K = 0 → Output set (Q = 1).
-
Jika J = 1 dan K = 1 → Output toggle (berubah dari 0 ke 1 atau 1 ke 0).
Dalam counter, JK flip-flop digunakan untuk menghasilkan perubahan status secara sinkron sesuai dengan sinyal clock dan logika inputnya.
2. Synchronous Counter
Synchronous counter adalah counter digital di mana semua flip-flop menerima sinyal clock secara bersamaan (disebut juga clock paralel). Tidak seperti asynchronous counter yang rawan delay antar flip-flop, synchronous counter menghasilkan transisi lebih cepat dan terkoordinasi.
Dalam counter sinkron, perubahan pada setiap flip-flop bergantung pada input J dan K yang dihitung berdasarkan keadaan sebelumnya. Untuk mengatur perubahan ini, diperlukan fungsi logika yang disusun agar setiap flip-flop dapat merespons clock dengan benar. Ini memerlukan perhitungan tabel keadaan (state table) dan peta Karnaugh untuk menyusun ekspresi logika minimal.
Counter sinkron cocok untuk aplikasi yang memerlukan kecepatan tinggi dan akurasi dalam menghitung atau melacak urutan keadaan, seperti sistem kontrol, pencacah pulsa, atau mesin status.
3. Rangkaian Logika Kombinasi
Rangkaian logika kombinasi adalah rangkaian yang output-nya hanya ditentukan oleh kombinasi input saat itu, tanpa memori atau keadaan sebelumnya. Dalam konteks counter, logika kombinasi digunakan untuk menyusun fungsi J dan K dari setiap flip-flop berdasarkan keadaan saat ini dari output flip-flop lainnya.
Untuk menentukan logika input flip-flop, dibuat tabel transisi keadaan yang menunjukkan perubahan dari setiap state ke state berikutnya. Dari tabel ini, nilai J dan K dapat ditentukan untuk setiap flip-flop, lalu disederhanakan menggunakan Peta Karnaugh (K-Map) agar lebih efisien.
Logika kombinasi ini diwujudkan menggunakan gerbang logika seperti AND, OR, dan NOT, yang disusun sesuai dengan ekspresi logika hasil simplifikasi. Oleh karena itu, pemahaman tentang aljabar Boolean dan penyederhanaannya sangat penting.
4. Arbitrary Sequence Counter
Arbitrary sequence counter adalah jenis counter yang menghitung dalam urutan keadaan tertentu yang tidak berurutan secara biner (misal: 000 → 011 → 110 → 101 → ...). Rangkaian ini digunakan ketika suatu sistem membutuhkan pengendalian dalam pola logika tertentu, misalnya pada mesin otomatis, pengendali proses, atau sistem berbasis finite state machine (FSM).
Desain dari arbitrary counter melibatkan pemilihan urutan keadaan yang diinginkan, lalu menyusun state transition diagram dan state table. Dari tabel ini, diperoleh fungsi logika input untuk setiap flip-flop yang akan menghasilkan urutan tersebut. Salah satu tantangan dalam merancang counter jenis ini adalah memastikan tidak ada kondisi ambiguitas atau state yang tidak terdefinisi.
Pemahaman tentang state encoding, analisis state transition, serta kemampuan menyusun dan menyederhanakan fungsi logika sangat penting dalam desain arbitrary counter.
5. Peta Karnaugh (Karnaugh Map / K-Map)
Peta Karnaugh adalah metode visual untuk menyederhanakan ekspresi logika Boolean. Dalam rangkaian counter, K-Map digunakan untuk menyusun ekspresi logika input J dan K berdasarkan tabel transisi. Dengan menyusun data dari tabel ke dalam K-Map, kita bisa dengan mudah menemukan grup nilai 1 yang dapat digabung, sehingga menghasilkan persamaan logika yang lebih sederhana dan efisien.
Misalnya, jika input J dari flip-flop A bernilai 1 pada keadaan tertentu, maka dari K-Map dapat disederhanakan menjadi J_A = Q_B·Q̅_C atau bentuk lainnya tergantung hasil gruping.
Penggunaan K-Map sangat penting agar rangkaian tidak menggunakan terlalu banyak gerbang logika, sehingga lebih efisien, hemat daya, dan cepat dalam eksekusi.
6. Analisis dan Sintesis Rangkaian Sekuensial
Analisis adalah proses mempelajari bagaimana rangkaian yang sudah ada bekerja (misalnya menentukan urutan output dari rangkaian yang sudah dirakit), sedangkan sintesis adalah proses perancangan rangkaian baru dari spesifikasi tertentu (misalnya membuat counter dengan urutan khusus).
Dalam proyek counter urutan sembarang, kita melakukan sintesis dengan menentukan urutan bit yang diinginkan, membuat state table, menentukan input flip-flop, menyusun K-Map, lalu merangkai logika yang diperlukan. Sementara itu, jika kita sudah diberi rangkaian dan diminta menjelaskan fungsinya, maka kita melakukan analisis.
Kemampuan analisis dan sintesis merupakan inti dari pembelajaran sistem digital, karena memungkinkan kita membangun logika sesuai kebutuhan sistem yang kompleks.
7. Aplikasi Counter
Counter banyak digunakan dalam berbagai aplikasi seperti:
-
Pencacah event atau pulsa (misalnya menghitung produk yang lewat di konveyor),
-
Sistem kontrol otomatis, seperti urutan pengisian atau pemrosesan mesin,
-
Pengkodean sinyal digital (modulasi, address counter pada memori),
-
Finite State Machine yang digunakan dalam desain prosesor dan pengendali logika.
Pemahaman tentang counter khususnya yang memiliki urutan sembarang penting dalam perancangan sistem digital kompleks yang memerlukan urutan kerja tertentu dan tidak bisa diwakili oleh counter biner standar.
5. Percobaan[kembali]
a) Prosedur[kembali]
b) Rangkaian simulasi [kembali]
c) Video Simulasi [kembali]


Komentar
Posting Komentar